计算机组成原理复习，重点题型

单选题
填空题
计算题
分析题（简答题）
综合应用题

一、选择题

1. 冯·诺依曼计算机的核心思想是（ D）
A、 多指令流单数据流
B、 存储器按内容选择地址
C、 以存储器为中心
D、 存储程序并按地址顺序执行指令 

【解析】

冯诺依曼型计算机的主要设计思想是：数字计算机的数制采用二进制；计算机应该按照程序顺序执行。
具体内容是：计算机由控制器、运算器、存储器、输入设备、输出设备五大部分组成。

2. 下假设基准程序A在某计算机上的运行时间为100秒，其中80秒为CPU时间，其余为I/O时间。若CPU速度提高100%，I/O速度不变，则运行基准程序A所耗费的时间是（ B）
A、 50秒
B、 60秒
C、 65秒
D、 70秒

2．下列机器数中，真值最小的数是（ A）。
A．[X]原=11101 B．[Y]补=11101 C．[Z]移=01111

3. 下列不属于通用接口功能的是（D    ）
A、 端口地址选择
B、 传送命令
C、 数据缓冲
D、 总线控制 

 3. 微型计算机系统中，主机和高速的硬盘进行数据交换一般采用（ C ）方式

A、 程序查询 
B、 中断 
C、 DMA 
D、 I/O处理机    

4. 一次总线事务中，主设备只需给出一个首地址，从设备能从首地址开始的若干连续单元格读出或写入数据，这种总线事务方式称为（ C）
A、 并行传输
B、 串行传输
C、 突发（猝发 ）
D、 同步 

5. 所谓“关中断”即将中断允许触发器EINT清零，此时CPU不响应（ B）请求
A、 非屏蔽中断
B、 可屏蔽硬件中断 
C、 软件中断 
D、 所有中断 

6. 下列存储器中，速度最快的是（ A）
A、 SRAM
B、 DRAM
C、 磁盘
D、 U盘 

7. 和辅存相比，主存特点是（ A）。
A、 容量小，速度快，位价格高 
B、 容量大，速度快，价格高 
C、 断电后信息丢失 
D、 集成到CPU内部，速度快  

8. 当I/O设备需要访问主存时，向CPU发送DMA请求，获得一个或几个存取周期；I/O设备不发送DMA请求时，CPU继续访问主存。这种方式称为（B    ）
A、 停止CPU访问主存
B、 周期挪用
C、 DMA与CPU交替访问
D、 以上全不对  

8. DMA控制器获得总线控制权后，开始传送数据，直到一批数据都传送结束后，将总线控制权交还给CPU。这种方式称为（A    ）
A、 停止CPU访问主存 
B、 周期挪用 
C、 DMA与CPU交替访问 
D、 以上全不对   

9. 某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K*8位的ROM芯片和4K*4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是（D    ）
A、 1，15
B、 2，l5
C、 1，30
D、 2，30
【解析】本题主要考查主存储器的组成。题中已知计算机的主存容量为64KB，其中ROM为4KB，其余为RAM，可知RAM大小为60KB。所以，用2K×8位的ROM芯片构成4KB，需要4KB/2KB=2片，而用4K×4位的RAM芯片构成60KB的RAM区，需要60K×8位/4K×4位=30片。

9. 某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（D    ）。
A、 64，16
B、 16，64
C、 64，8
D、 16，16

【解析】64k=2的16次方，所以是16根地址线，后面*16就直接是数据线的根数。

10. 某计算机存储器按字节变址，采用小端方式存放数据。假定编译器规定int型，short型和char型长度分别为32位，16位和8位，并且数据按边界对齐存储。某C语言程序段如下：
struct
{
int a;
char b;
short c;
} record;
record.a = 273;
若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别是（ ）
A、 0x00、0xC00D
B、 0x00、0xC00E
C、 0x11、0xC00D
D、 0x11、0xC00E
【解析】小端方式存放数据是指将最后一个字节存放在首地址处。显然，0xC008存放的是a变量的最后一个字节，而273用十六进制表示为0000 0111H。即将a分成4个字节存放，分别为：0x 00，0x 00，0x 01，0x 11。而0xC008存放的是a变量的最后一个字节，即0x 11。在程序执行过程中，先给record.a分配内存，然后给record.b分配内存，而record.a占4个字节，record.b占1个字节，那么存放record.c的地址要偏移5个字节，但是在小端存放数据的方式中，则需要偏移6个字节，即0xC008+0x0006=0xC00E。

4.2 主存中的数据组织  

10. 某计算机存储器按字节变址，采用小端方式存放数据。假定编译器规定int型，short型和char型长度分别为32位，16位和8位，并且数据按边界对齐存储。某C语言程序段如下：
struct
{
char a;
short b;
int c;
} record;
record.a = ’A’;
若record变量的首地址为0xC008，则地址0xC008中内容及record.c的地址分别是（ B）
A、 0x41、0xC00B
B、 0x41、0xC00C
C、 0x61、0xC00B
D、 0x61、0xC00C 

 【解析】内容A 0x41  ，存放record.c的地址要偏移3个字节，但是在小端存放数据的方式中，则需要偏移4个字节，即0xC008+0x0004=0xC00C 

11. 用BCD码表示000-999之间的一个十进制数，并在其末尾加一位奇校验位，检测下面的编码中，可以确定出错的是（ B）
A、 1001010110000
B、 0100011101100
C、 0111110000011
D、 1111111111111
 【解析】  偶数位检查不出来

11. 用补码表示的8位二进制定点小数所能表示数值的范围是（B     ）
A、 -0.1111111B~0.1111111B
B、 -1.0000000B~0.1111111B
C、 -0.1111111B~1.0000000B
D、 -1.0000000B~1.0000000B

【解析】

小数补码的表示范围： 最大为0.111111，其真值为(0.99)10
　　最小为1.000000，其真值为(-1)10
　　整数补码的表示范围： 最大为0111111，其真值为(127)10
　　最小为1000000，其真值为(-128)10
　　在补码表示法中，0只有一种表示形式：
　　[+0]补=00000000
　　[-0]补=11111111+1=00000000(由于受设备字长的限制，最后的进位丢失)
　　所以有[+0]补=[-0]补=00000000。

12. 如果一个存储单元被访问，接下来要访问的是它附近的存储单元，这称为程序或者数据访问的（ D）
A、时间局部性
B、数据局部性
C、代码局部性
D、空间局部性

【解析】

在CPU访问寄存器时，无论是存取数据抑或存取指令，都趋于聚集在一片连续的区域中，这就被称为局部性原理。
时间局部性（temporal locality）
时间局部性指的是：被引用过一次的存储器位置在未来会被多次引用（通常在循环中）。
空间局部性（spatial locality）
如果一个存储器的位置被引用，那么将来他附近的位置也会被引用。

13. 假定有4个整数用8位补码分别表示r1=FEH，r2=F2H，r3=90H，r4=F8H，若将运算结果存放在一个8位寄存器中，则下列运算会发生溢出的是（ ）
A、 r1×r2
B、 r2×r3
C、 r1×r4
D、 r2×r4

14. 以下有关RISC的描述中，正确的是（C     ）
A、 采用RISC技术后，计算机的体系结构又恢复到早期比较简单的架构
B、 为了实现兼容，新设计的RISC，是从原来CISC系统的指令系统中挑选一部分实现的
C、 RISC的主要特点指令数、寻址方式和指令格式种类较少，译码快，平均CPI较小
D、 RISC计算机中通用寄存器较少 

【解析】精简指令集计算机(RISC:Reduced Instruction Set Computing RISC)是一种执行较少类型计算机指令的微处理器，起源于80年代的MIPS主机（即RISC机），RISC机中采用的微处理器统称RISC处理器。这样一来，它能够以更快的速度执行操作（每秒执行更多百万条指令，即MIPS）。

14. 下列关于RISC表述错误的是（ C）
A、 指令长度固定，指令格式种类少，寻址方式较少
B、 CPU中有多个通用寄存器
C、 控制器采用微程序控制
D、 RISC计算机通用寄存器较少。

15. 微程序控制器中，机器指令与微指令的关系是（A     ）
A、 每一条机器指令由一段微指令编写的微程序来解释执行
B、 每一条机器指令由一条微指令来执行
C、 一条微指令由若干条机器指令组成
D、 每一条机器指令组成的程序可由一条微指令来执行

2．下列机器数中，真值最小的数是（A    ）。
A．[X]原=11101 B．[Y]补=11101 C．[Z]移=01111

3．指令周期是指（C    ）。
A． CPU从主存取出一条指令的时间
B． CPU执行一条指令的时间
C．CPU从主存取出一条指令加上执行该指令的时间

4．CPU内通用寄存器的位数取决于（ D）。
A．存储器容量 B．机器字长
C．指令的长度 　D．CPU的管脚数

5．计算机中使用总线结构便于增减外设，同时（C    ）。
A．减少了信息传输量
B. 提高了信息传输速度
C. 减少了信息传输线的条数

二、填空题

1. 单个存储器芯片通常难以满足容量要求，通常需要若干存储芯片连在一起组成存储器，称为存储器扩展。其中，扩展存储字长的扩展称为位扩展 ，增加存储字数量的扩展称为（ 字扩展 ）。
2. 系统总线按所传送的信息不同，可分为（ 数据总线 ）、地址总线和控制总线三种，其中（ 地址总线 ）是单向的。
3. 机器指令由（ 操作码 ）和（ 地址码 ）组成，前者决定指令的类型。
4. 在串行异步传输系统中，若字符格式为：1位起始位、7位数据位、1位偶校验位、1位停止位。假设波特率为1200bps，此时数据传输率为( 120 )字符/秒，在数字信号传输中，通常用单位时间（1秒）内传输的二进制代码的有效位数，即比特率来表示传输速率,则比特率为（ 840 ）bps。
5. 在浮点补码二进制加减运算中，当尾数出现00.0xxxxxx或11.1xxxxx形式时，需要进行（ 左规 ）。即尾数左移直至成为规格化形式，相应地修改阶码，使数值不变。
6. 磁盘存储器的访问时间主要包括等待时间、（ 寻道 ）时间和数据传输时间。
7. 某计算机采用微程序控制器，共有32条指令，公共的取指令微程序包含2条微指令，各指令对应的微程序平均由4条微指令组成，采用断定法（下址字段法）确定下条微指令的地址，则微指令中下址字段至少是（ 8 ）位。

1. 控制器中有两个重要的寄存器 PC 和 IR，其中（ IR ）用来存放从存储器中取出来的指令。
【解析】
程序计数器，也叫IP（EIP），用来存储下一条指令的地址。可以通过call,jmp等跳转指令间接改变，可以用Move，push等读出其值，但是不可写。

指令寄存器（IR，Instruction Register），用于暂存当前正在执行的指令。当执行一条指令时，先把它从内存取到内存数据寄存器（MDR）中，然后再传送至IR。

主存与CPU之间的硬连接：主存与CPU的硬连接有三组连线：地址总线（AB）、数据总线（DB）和控制总线（CB）。把主存看作一个黑盒子，存储器地址寄存器（MAR）和存储器数据寄存器（MDR）是主存和CPU之间的接口。MAR可以接收由程序计数器（PC）的指令地址或来自运算器的操作数的地址，以确定要访问的单元。MDR是向主存写入数据或从主存读出数据的缓冲部件。MAR和MDR从功能上看属于主存，但通常放在CPU内。

2. 系统总线按所传送的信息不同，可分为数据总线、（ 地址总线 ）和（ 控制总线 ）三种。
3. 微指令一般由（ 操作控制 ）字段和顺序控制/下地址字段组成。
4. 某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns和60ns，则该计算机的CPU时钟周期至少是（ 90ns ）。
5. 在串行异步传输系统中，若一帧数据由1位起始位、7位数据位、1位偶校验位、1位停止位组成。假设每秒传输240个数据帧，此时波特率为（ 2400 ）bps，在数字信号传输中，通常用单位时间（1秒）内传输的二进制代码的有效位数，即比特率来表示传输速率,则比特率为（ 1680 ）bps。
6. 进行浮点尾数加法运算时，若结果出现01. xxxxxx或10. xxxxx形式时，需要进行（ 右规 ）。此时应将运算结果右移一位，阶码加1 ，使数值不变。
7. 磁盘存储器的访问时间主要包括（ 等待 ）时间、寻道时间和数据传输时间。
8. 微程序设计思想是英国剑桥大学教授M.V.Wilkes在1951年首先提出的，他大胆设想采用与存储程序相类似的方法来解决微操作命令序列的形成。一条机器指令编写成一个微程序，它由若干微指令构成。微程序存放在控制器中的（ 控制储存器 ）中。

1．计算机系统是由 软件 和 硬件 两大部分组成的，两者缺一不可。
2．原码、反码和补码用数字 0 表示数的“+”号，用数字 1 表示数的“－”。
3．存储器的存储容量是指 储存单元的总数 ，Pentium机的物理地址为32位，按字节编址，则内存的最大存储容量是 _4_ GB。
4． CPU能直接访问的存储器是 高速缓冲存储器 和 主存 ，但不能直接访问外存储器。
5．指令的寻址方式包括 顺序寻址 和 跳跃寻址 两种。
6．二地址指令按操作数的来源不同，可分为 RS 型、 RR 型和SS 型。
1、寄存器-寄存器（RR）型指令：需要多个通用寄存器或个别专用寄存器，从寄存器中取操作 数，把操作结果放到另一寄存器中。机器执行这种指令的速度很快，不需要访问内存。
2、寄存器-存储器（RS）型指令：执行此类指令，既要访问内存单元，又要访问寄存器。
3、存储器-存储器（SS）型指令：参与操作的数都放在内存里，从内存某单元中取操作数，操 作结果存放至内存另一单元中。因此机器执行这种指令需要多次访问内存。

7．CPU中，保存当前正在执行的指令的寄存器的是 IR ，保存下一条指令地址的寄存器是 PC 。
8．在微程序控制器中，一般采用是较简单的 节拍电位 、 节拍脉冲 二级时序体制。
9．衡量总线传输性能的指标是带宽，它定义为总线本身所能达到的最高 传输速度 ，其单位是 MB/s 。
10．CPU响应中断时最先完成的两个操作是 关中断 和 保护PC 。

三、 计算题

1. 假设有定义int x=31,y=-110；float z；int类型用32位二进制补码表示。

1）变量x，y中存放的二进制序列分别是什么？（要求十六进制形式表示）   

2）float型数据用IEEE754单精度浮点数格式表示，此格式由哪几部分构成，分别是多少位？  

3）执行z=x+y后float类型变量z中存放的二进制序列是什么？（要求十六进制形式表示）  

4）浮点数加法运算一般包括哪几个步骤？  

【解答】
1）变量x，y中存放的二进制序列分别是什么？（要求十六进制形式表示） 

x=（31）10 = （0000 0000 0000 0000 0000 0000 0001 1111）2 = 0000001FH
补码 = 原码 取反 + 1
y=（-110）10 =（1000 0000 0000 0000 0000 0000 0110 1110）2原=（1111 1111 1111 1111 1111 1111 1001 0001）2反=
（1111 1111 1111 1111 1111 1111 1001 0010）2补=ffffff92H

2）float型数据用IEEE754单精度浮点数格式表示，此格式由哪几部分构成，分别是多少位？
S 一位
指数E 8位
尾数M 23位

3）执行z=x+y后float类型变量z中存放的二进制序列是什么？（要求十六进制形式表示）
z=-79 =1001111B原
=1.001111 * 2^6
S=1 e=6 M=001 1110
E = 0110 + 01111111 = 1000 0101
1 100 0010 1 001 1110

1100 0010 1001 1110 0000 0000 0000 0000

C29E0000

4）浮点数加法运算一般包括哪几个步骤？
对阶，位数相加，规格化，舍入，溢出判断。

一个１ K × ８ 的存储芯片需要多少根地址线、数据输入线和输出线？
解：需要10  根地址线，８根数据输入和输出线。

https://wenku.baidu.com/view/6f2f615afe4733687e21aa43.html  

已知x和y,用变形补码计算x+y、x-y，同时指出结果是否溢出。

（1）x=0.11011 y=0.00011

 (2) x=0.11011 y=-0.10101

变形补码就是双符号位补码
(1)取补：[x]补=00.11011 [y]补=00.00011 [-y]补=[[y]补]变补=11.11101
[x+y]补=[x]补+[y]补=00.11110 x+y=[[x+y]补]补=0.11110
[x-y]补=[x]补+[-y]补=00.11000 x-y=[[x-y]补]补=0.11000

(2)取补：[x]补=00.11011    [y]补=11.01011   [-y]补=[[y]补]变补=00.10101

通过右向左扫描[Y] 补 ， 在遇到数字1及之前，直接输出遇到的数字，遇到1之后，取反输出（双符号位也需要取反），即可得到[-Y] 补 ，反之亦然！

[x+y]补=[x]补+[y]补=00.00110     x+y=[[x+y]补]补=0.00110
[x-y]补=[x]补+[-y]补=01.10000    符号位为01，结果正溢

1． 已知二进制数X=0.10110,Y=-0.10011,设计算机字长为8位,试用变形补码求
X+Y和X-Y,并判别是否溢出。
[x]补=00.1011000
[Y]补=[-0.1001100]补 = 11.0110100
[-Y]补=00.1001100
[X+Y] 补 = [X]补 + [Y]补 = 00.1011000 + 11.0110100 = 00.0001100
没有溢出
[X-Y] 补=[X]补 + [-Y]补= 00.1011000 + 00.1001100 = 01.0100100
上溢出

2. 一个32位的总线系统中，若总线的时钟频率为50MHZ，总线的数据周期为4个时钟周期传输一个字。试计算该总线的数据传输率。

【解析】32位的总线系统中, 32/8=4字节 每次最大传输4字节

T=1/50 MHZ =0.02(μs)

总线的数据周期为4个时钟周期传输一个字，4T = 4*0.02*10^(-6)

传输速率 = (32/8)/(4*0.02*10^(-6))=50MB/s

2. 有一个具有14位地址和8位字长的存储器。问：
（1）该存储器能存储多少字节的信息？
（2）如果存储器有4K×4位SRAM芯片组成，需要多少片？
（3）片选信号如何设计？

.解：（1）16KB （3分）

2^14 * 8 = 16K * 8位

（2）8片 （3分）

（16K * 8位）/（4K * 4位）=8片

（3）CPU的高位地址线A13，A12 经2:4的译码器产生芯片选择
信号。（4分）

2的10次方是1K
2的20次方是1M
2的30次方是1G
32位系统可寻址4G,就是因为4*1G=4G

4. 某ALU进位链关系如下：Ci＋1＝Yi＋XiCi。分别写出串行进位和并行进位时C1，C2，C3，和C4的表达式。

4. 串行进位（5分）
C1＝Y0＋X0C0 C2＝Y1＋X1C1 C3＝Y2＋X2C2 C4＝Y3＋X3C3
并行进位（5分)
C1＝Y0＋X0C0
C2＝Y1＋X1C1＝Y1＋Y0X1＋X0X1C0
C3＝Y2＋X2C2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2C0
C4＝Y3＋X3C3＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3＋X0X1X2X3C0

四、简答题（分析题）

某机机器字长为16位，存储器按字编址。其指令格式如下所示：

1） 分析该指令格式特点
2） MOD为寻址特征位，若MOD=00 表示直接寻址；MOD=01 表示变址寻址；MOD=10 表示基址寻址；MOD=11表示相对寻址。该计算机中使用两个寄存器X和B分别用于变址寻址和基址寻址。写出当MOD取不同值时，操作数有效地址EA的计算表达式
3） 设（PC）=5431H,变址寄存器（X）=3515H，基址寄存器（B）=6766H，请计算下列指令中操作数的有效地址：
I）8341H II）1438H III)8134H IV）6228H。

【解答】

1) 单字长，单操作数指令；
操作码六位，2^6最多有64种指令；
寻址方式8、9两位，最多有四种寻址方式；
可以直接寻址的地址范围为00-FFH （4分）

2) MOD=00 EA=A MOD=01 EA=（X）+ A
MOD=10 EA=(B)+ A MOD=11 EA=（PC）+ A （4分）

3）
I）EA=(PC)+41H=5472H II）EA=38H
III)EA=(X)+34H=3549H IV）EA=(B)+28H=678EH（4分）

假设某八位机的算术逻辑类指令格式如下： 

1)机器指令一般由哪两部分组成？
2)指令中常见的操作数寻址方式有哪些？（列举至少6种）
3)假设OP=001表示加法指令，OP=010表示减法指令；目的操作数固定采用Rd寄存器寻址方式（Rd提供一个源操作数，同时也存放运算结果）；源操作数有两种寻址方式：M=0表示采用Rs寄存器寻址；M=1表示Rs寄存器间接寻址。计算机中有四个通用寄存器，Rd/Rs编码为00，01，10，11时分别对应寄存器R0，R1，R2，R3。若此时R0，R1，R2，R3种存放的分别是41H,42H,43H,44H,内存中（41H）开始的连续四个字节存放的分别是数值61H，62H，63H，64H。分析下面两条指令的功能及执行结果。
I）22H II）57H

1)机器指令一般由哪两部分组成？
操作码 地址码

2)指令中常见的操作数寻址方式有哪些？（列举至少6种）
1寄存器寻址；2寄存器间接寻址；3立即寻址；4直接寻址；5间接寻址； 6相对寻址；7基址寻址；8变址寻址；9堆寻址

3）I）22H R0+R2->R0 执行后R0=84H （3分）

II）57H R1-（R3）->R1 执行后R1=DEH （3分）

如何区别存储器和寄存器？ 两者是一回事的说法对吗？
解：存储器和寄存器不是一回事。存储器在 CPU 的外边，专门用来存放程序和数据，访问存储器的速度较慢。寄存器属于 CPU 的一部分，访问寄存器的速度很快。

存储器的主要功能是什么？ 为什么要把存储系统分成若干个不同层次？ 主要有哪些层次？
解：存储器的主要功能是用来保存程序和数据。存储系统是由几个容量、速度和价格各不相同的存储器用硬件、软件、硬件与软件相结合的方法连接起来的系统。把存储系统分成若干个不同层次的目的是为了解决存储容量、存取速度和价格之间的矛盾。由高速缓冲存储器、主存储器、辅助存储器构成的三级存储系统可以分为两个层次，其中高速缓存和主存间称为 Cache － 主存存储层次（ Cache 存储系统） ；主存和 辅存间称为 主存— 辅

SRAM 记忆单元电路的工作原理是什么？ 它和 DRAM 记忆单元电路相比有何异同点？
解： SRAM 记忆单元由６ 个 MOS 管组成，利用双稳态触发器来存储信息，可以对其进行读或写，只要电源 不 断电，信息将可保留。 DRAM 记忆单元可以由４ 个 和单个 MOS管组成，利用栅极电容存储信息，需要定时刷新。

动态 RAM 为什么要刷新？ 一般有几种刷新方式？ 各有什么优缺点？
解： DRAM 记忆单元是通过栅极电容上存储的电荷来暂存信息的，由于电容上的电荷会随着 时间的推移被逐渐泄放掉，因此每隔一定的时间必须向栅极电容补充一次电荷，这个过程就叫做刷新。
常见的刷新方式有集中式、分散式和异步式３ 种。集中方式的特点是读写操作时不受刷新工作的影响，系统的存取速度比较高；但有死区，而且存储容量越大，死区就越长。
分散方式的特点是没有死区；但它加长了系统的存取周期，降低了整机的速度，且刷新过于频繁，没有充分利用所允许的最大刷新间隔。异步方式虽然也有死区，但比集中方式的死区小得多，而且减少了刷新次数，是比较实用的一种刷新方式。

 DRAM 芯片和 SRAM 芯片通常有何不同？
解：主要区别有：
① DRAM 记忆单元是利用栅极电容存储信息； SRAM 记忆单元利用双稳态触发器
来存储信息。
② DRAM 集成度高，功耗小，但存取速度慢，一般用来组成大容量主存系统； SRAM
的存取速度快，但集成度低，功耗也较大，所以一般用来组成高速缓冲存储器和小容量主
存系统。
③ SRAM 芯片需要有片选端 CS ， DRAM 芯片可以不设 CS ，而用行选通信号 RAS 、列

说明存取周期和存取时间的区别。
解：存取周期是指主存进行一次完整的读写操作所需的全部时间，即连续两次访问存储器操作之间所需要的最短时间。

存取时间是指从启动一次存储器操作到完成该操作所经历的时间。存取周期一定大于存取时间。

3.简述微程序控制的基本思想。并简要说明微程序控制器的三大组成部件——控制存储器、微指令寄存器和地址转移逻辑的功能。

 3. 微程序控制的基本思想是：把操作控制信号编成微指令，存放到一个只读存储器中。当机器运行时，一条接一条地读出这些微指令，从而产生机器所需要的各种操作控制信号，使相应部件执行所规定的操作。(4分)
各部件的功能：（1）控制存储器：存放所有的微程序（微指令的集合）。（2分）（2）微指令寄存器：存放由控制存储器取出的微指令。（2分）（3）地址转移逻辑：产生下一条微指令的地址。（2分）

解决主存与CPU速度不匹配的主要途径有哪些?

答：①提高主存的存储周期； （3分）
②在CPU与主存之间插入Cache； （3分）
③采用并行存储器如多模块交叉存储器、双端口存储器等。（4分）

五、 应用题（综合题）

1.假设某计算机数据总线和地址总线皆为16条，若主存和外设独立编址，且存储器按字编址。
1）主存容量最大是多少？
2）假设该计算机实际主存为32K*16位，且采用16K*8位的DRAM芯片构成，需要多少片芯片？
3）假设32K主存从0000H开始顺序编址，画出存储器地址空间分布图，注明每组芯片及预留的地址空间及容量。
4）画出CPU与存储器连接图

1) 64K*16位（2分）
2) （32K*16）/（16K*8）=4 （2分）
3) 地址空间分布图（2分）

4）CPU与主存连接图（6分）

1. 某计算机的地址总线和数据总线皆为16根

1）它的最大主存空间是多少？

2）若使用16K*8位的RAM芯片实现上述存储空间，需要多少RAM芯片？

3）选择合适的译码芯片，画出CPU与主存连接图。

1）它的最大主存空间是多少？

64K * 16位

2）若使用16K*8位的RAM芯片实现上述存储空间，需要多少RAM芯片？

(64K*16) / (16K *8) = 8片

3）选择合适的译码芯片，画出CPU与主存连接图。

某模型机的数据通路如下图：

1)图中有哪些寄存器?
2)图中（1）、（2）分别表示什么部件？（3）是什么寄存器？
3)画出 “ADD R0，[R1]” 的指令周期流程图。该指令的含义是：将以寄存器R1中内容为地址的存储单元中的数据和R0的值相加，结果送到R0寄存器中。

1）地址寄存器AR
数据寄存器DR
计数寄存器PC
通用寄存器P0-P3
指令寄存器IR
程序状态PSW
ALU寄存器ABC

2）
（1）存储器
（2）ALU
（3）IR指令寄存器

3)画出 “ADD R0，[R1]” 的指令周期流程图。该指令的含义是：将以寄存器R1中内容为地址的存储单元中的数据和R0的值相加，结果送到R0寄存器中。